Начинающий программист в отдел прототипирования (Verilog)

Участие в передовых проектах в отрасли микро- и радиоэлектроники, телекоммуникаций и связи;
Работу в команде лучших специалистов отрасли, с возможностью делиться знаниями и перенимать опыт, решая сложные инженерные задачи, на передовом краю развития современных технологий;
Систему поощрения за создание результатов инновационной деятельности, регистрация патентов;
Применение результатов работы в подготовке квалификационных работ в магистратуре и аспирантуре. поддержка научно-технического совета в подготовке статей, публикаций, работ;
Широкие возможности профессионального роста;
Гибкий график работы (возможность выбора начала и окончания рабочего дня);
Гибкое кол-во часов, готовы обсудить трудоустройство на 20-40 часов.
Полис дмс;
Кафетерий льгот — гибкую систему бонусов, где каждый сотрудник самостоятельно определяет структуру и наполнение своего пакета льгот. в него включены затраты на кредиты, страхование, отдых и обучение, в том числе детей;
Материальную помощь к значимым событиям и сложным жизненным ситуациям;
Сервис с предложениями о корпоративных скидках и привилегиях от партнеров (900+), который помогает значительно экономить на ежедневных тратах;
Денежная компенсация проезда сотрудникам (фиксированная сумма ежемесячно);;
У нас дружественная атмосфера и активная корпоративная жизнь. в компании есть команды по: легкой атлетике, баскетболу, шахматам, настольному теннису и плаванию, лыжам и киберспорту. спортсмены нашей компании принимают участие в различных соревнованиях и турнирах. для футбольной и волейбольной команды предоставляются спортивные площадки
Реферальную программу;
Комфортный офис с вендинговыми аппаратами, комнатой отдыха, на территории есть кафе/столовая;
Мы ценим ваш опыт и компетенции, поэтому уровень дохода обсуждаем с успешными кандидатами.

Создание проектов на fpga на языке verilog;
Работа в среде xilinx vivado и других сапр;
Тестирование на аппаратуре с написанием скриптов и небольших программ;
Работа с аппаратным анализатором, разбор временных диаграмм и анализ ошибок

Знание языков verilog, systemverilog (+ желательно vhdl)
Знание основных цифровых элементов
Знание цифровых интерфейсов снк и периферийных интерфейсов
Понимание архитектуры процессорных снк
Желательно опыт работы с fpga
Обязательно чтение технической литературы на английском языке